在处理器市场中，英特尔采用65纳米的Core微架构可以说是近期关注度比较高的一款产品。接下来小编就对Core微架构处理器进行详细的介绍。
一、Core微架构详细介绍
1、Core微架构处理器发展史
Intel在2006年度春季IDF大会宣布了下一代处理器将统一采用Core微架构，这个消息无疑成为会上最引人注目的话题。作为Intel的杀 手锏，Core微架构拥有双核心、64bit指令集、4发射的超标量体系结构和乱序执行机制等技术，使用65nm制造工艺生产，支持36bit的物理寻址 和48bit的虚拟内存寻址，支持包括SSE4在内的Intel所有扩展指令集。
Core微架构的每个内核拥有32KB的一级指令缓存、32KB的双端口一级数据缓存，2个内核共同拥有4MB或2MB的共享式二级缓存。基于 Core微架构的移动平台的产品代号为“Merom”，桌面平台的产品代号为“Conroe”，而服务器平台的产品代号为“Woodcrest”。更另人期待 的是，拥有如此强悍性能的Core微架构处理器在功耗方面将比先前的产品有大幅下降，每种产品都拥有自己的最高TDP(设计热功耗)，Merom最 高为35W，Conroe最高为65W，Woodcrest最高为80W。
Core微架构是由Intel位于以色列海法的研发团队负责设计的。由于在Core之前Intel最新的X86微架构同样是出自这个设计团队之手的 Yonah微架构，因此这很容易让我们将二者关联在一起。Core微架构与Yonah之间究竟有没有联系?它们之间又会有什么样的关系?我们不妨先来 看看两种构架的结构图。
Core微架构
Core微架构与Yonah微架构对比图
从分析上面Core微架构与Yonah微架构的结构对比图中可以得出这样的结论，Core微架构与Yonah微架构的内部结构是几乎完全相同的。 一样的解码流程，一样的简单解码单元与复杂解码单元相配合的设计，一样的乱序执行的流程，一样的一级指令缓存与一级数据缓存分离的设 计，一样的共享式二级缓存的设计，如果抛开解码单元与执行单元的数量、内部总线的宽度以及各个缓冲区的容量这些数值上的差异，二者在 架构上的设计是完全一样。
因此可以说Core微架构是Intel在Yonah微架构基础之上改进而来的下一代微架构，采取共享式二级缓存设计，2个核心共享4MB或2MB的 二级缓存，其内核采用高效的14级有效流水线设计，每个核心都内建32KB一级指令缓存与32KB一级数据缓存，而且2个核心的一级数据缓存之间 可以直接传输数据。每个核心内建4组指令解码单元，支持微指令融合与宏指令融合技术，每个时钟周期最多可以解码5条X86指令，并拥有改进 的分支预测功能。每个核心内建5个执行单元，执行资源庞大。采用新的内存相关性预测技术。加入对EM64T与SSE4指令集的支持，支持增强的 电源管理功能，支持硬件虚拟化技术和硬件防病毒功能，内建数字温度传感器，还可提供功率报告和温度报告等，配合系统实现动态的功耗控 制和散热控制。
2、Conroe处理器流水线明显缩短
Intel在新处理器微架构上做出的调整要大刀阔斧得多，流水线架构的调整也最为明显。基于Core核心的Conroe处理器的流水线从 Prescott核心的31级缩短为14级，与目前的Pentium M相当。众所周知，流水线越长，频率提升潜力越大，但是一旦分支预测失败或者缓存不中 的话，所耽误的延迟时间越长。如果一旦发生分支预测失败或者缓存不中的情况，Prescott核心就会有39个周期的延迟。这要比其他的架构延 迟时间多得多。而对于Conroe来说，14级流水线的效率要比Prescott核心的31级要高很多，延时却要低得多。
在缩短流水线级数 的同时，Core 微架构前端的改进还包括分支预测单元。分支预测行为发生在取指单元部分。首先，它使用了很多人们已经熟知的预测单元，包 括传统的 NetBurst 微架构上的分支目标缓冲区(Branch Target Buffer， BTB)、分支地址计算器(Branch Address Calculator， BAC)和返回 地址栈(Return Address Stack，RAS)。
然后，它还引入了2个新的预测单元—循环回路探测器(Loop Detector， LD)和间接分支 预测器(Indirect Branch Predictor，简称IBP)，其中循环回路探测器可以正确预测循环的结束，而间接分支预测器可以基于全局的历史信息 做出预测。Core 微架构在分支预测方面不仅可以利用所有这些预测单元，还增加了新的特性：在之前的设计中，分支转移总是会浪费流水线的 一个周期；Core 微架构在分支目标预测器和取指单元之间增加了一个队列，在大部分的情况下可以避免这一个周期的浪费。
高效 的流水线架构和更优秀的分支预测能力，使Conroe处理器的性能远胜于前代Prescott核心的Pentium D，与AMD的AM2相比也要高出不少。当然这 不全是流水线架构改进的功劳，还有一点也相当重要，那就是Conroe的解码单元。
3、采用全新的解码单元
由于X86指令集的指令长度、格式与定址模式都相当复杂，为了简化数据通路(Data Path)的设计，从很久以前开始，X86处理器就采用了将X86指令解码成1个或多个长度相同、格式固定、类似RISC指令形式的微指令的设计方法，尤其是涉及存储器访问的 load 及 store 指令。所以，现在的X86处理器的执行单元真正执行的指令是解码后的微指令，而不是X86指令。
与以往的处理器微架构不 同，Core架构采用了四组指令编译器，也就是四组解码单元，这与Pentium M处理器有些类似。这个变化可以说是 Core 微架构最大的特色之一 。自从 AMD 失败的 K5 设计之后，已经有超过十年的时间，X86处理器的世界再也没有出现过四组解码单元的设计。所谓四组解码单元，就是 指能够在单一频率周期内编译四个x86指令。这四组解码单元由三组简单解码单元(Simple Decoder)与一组复杂解码单元(Complex Decoder)组 成。
除了在解码单元数量上提升之外，Core 微架构中的解码单元还拥有更多新特性，其中最为重要的一点就是宏指令融合技术 (Macro-Op Fusion)。该技术可以把2条相关的X86指令融合为1条微指令。宏指令融合技术带来的效果是非常明显的。在一个传统的X86程序中， 每10条指令就有2条指令可以被融合。也就是说，宏指令融合技术的引入可以减少10%的指令数量。而当2条X86指令被融合的时候，4组解码单元 在单周期内一共可以解码5条X86指令。被融合的指令在后面的操作中完全是一个整体，这带来几个优势：更大的解码带宽，更少的空间占用， 和更低的调度负载。如果 Intel 宣称的“每10条指令可以融合1次”的说法属实，那么宏指令融合技术本身就将带来巨大的性能提升。
Intel微指令融合技术的目的就在于减少微指令的数目。处理器内部执行单元的资源有限，如果可以减少微指令的数目，就代表实际执 行的X86指令增加了，可以显著提升执行效能。而且，微指令的数目减少还有助于降低处理器功耗，可谓有益无害。
因此而言， Core微架构要更具有优势。在一般情况下，它每个时钟周期可以解码4条X86指令，加上宏指令融合技术的话则最多可以解码5条X86指令。
4、拥有更大的二级缓存
Core微架构的存储子系统不仅拥有最大容量的二级缓存，而且还拥有较低的缓存访问延迟。共享式二级缓存的设计还可以使单个核心享 用完全的4MB缓存。一级缓存和二级缓存的总线位宽都是256-bit，从而可以给核心提供最大的存储带宽。
Conroe
Core微架构采用共享二级缓存设计，即两个核心共享4MB的二级缓存。采用共享缓存的好处是非常明显的，除了缓存容量容量利用率较 佳，也可以减少缓存数据一致性对缓存性能所造成的负面影响。此外，因共享L2缓存之故，两个核心的第一阶缓存可直接对传数据，毋需通过 外部的FSB，进而改善性能。此外还有更为重要的一点，当其中一个核心空闲时，另一个核心可已使用全部4MB缓存，大大提高缓存的使用率， 有效提高系统性能。
二、认清Core处理器的命名方式
英特尔将在下一代的处理器中，使用全新的Core微架构处理器，前面提到过，在针对笔记本、桌面级用户和服务器，Core均有不同的产 品，接下来就让我们一来来认识一下这些产品。
“扣肉”无疑是现在最为热门的话题。其实“扣肉”就是基于Core微架构的桌面平台级产品“Conroe”的音译。不过由于“Core”和“ Conroe”两个单词在结构上颇为类似，因此有不少消费者往往便认为“Core”和“Conroe”指得是同样一种产品。实际上，我们通常把“Core ”直接音译为“酷睿”，它是Intel下一代处理器产品将统一采用的微架构，而Conroe(扣肉)只是对基于Core(酷睿)微架构的Intel下一代桌面 平台级产品的亲切称呼。除Conroe(扣肉)处理器之外，Core(酷睿)微架构还包括代号为“Merom”的移动平台处理器和代号为“Woodcrest”的 服务器平台处理器。
采用Core的处理器将采用统一的命名。由于上一代采用Yonah微架构的处理器产品被命名为Intel Core Duo，因此为了便于与前代Intel 双核处理器区分，Intel下一代桌面处理器Conroe以及下一代笔记本处理器Merom都将采用相同的命名方式——Core 2 Duo。另外，Intel最高性 能的桌面服务器芯片Woodcrest将命名为Core 2 Extreme，以区分于普通桌面/笔记本处理器产品。
Conroe处理器沿用了L1 Cache设计，L1数据Cache和L1指令Cache分别为32KB，两个核心共享4MB或2MB的L2 Cache，它结合了Pentium M 高效率和NetBurst动态执行性能优越两方面的优点。Conroe处理器的数据流水线长度从Prescott的31级大幅度缩短至目前的14级。其算术逻辑 运算单元ALU数量由上代NetBurst微构架的2组提升至3组，同时在Cache构架上也经过了大幅度的改良，整体运算性能大大增加。
Conroe处理器将分为E8000、E6000和E4000三个系列，通过频率、二级缓存、前端总线的不同和是否支持VT等附加技术来进行定位。最 高端的E8000系列即Conroe Extreme Editon，将完整拥有VT等所有附加技术，并拥有最高的频率，最高的前端总线，当然同时也拥有最强的性 能和最高的价格。中高端的E6000系列主要通过频率和缓存来区别，将是DIY市场的主流。无论是频率还是价格，高端型号与低端型号的差别都 很大，覆盖面很广。低端的E4000系列把前端总线降到了800MHz，并去掉了VT等附加技术，定位于平价市场，类似于之前的Pentium D 805双核 处理器的定位，不过更低的前端总线反而更加有利于超频。
三、认识支持Conroe处理器的主板
任何一款处理器产品都离不开相应主板芯片组的支持，能够正式支持Conroe处理器的主板芯片组产品均出自Intel自家之手。由于采用 Core微架构的Conroe系列双核处理器仍然沿用了LGA775接口，因此可以说目前所有采用Intel芯片组的LGA775接口主板都具备了支持Conroe处理 器的条件。
1、865主板也可支持Conroe处理器。865芯片组相信大家都很清楚，这款产品曾经过改造后提供对64位处理器的支持。当 然老迈的865主板经过改造之后也可以完美的支持Conroe处理器，而且还是相对较为高端的Conroe E6700。
2、975芯片组。i975X芯片组是目前Intel最为高端的桌面级芯片组产品，不过从Intel官方所给出的i975X芯片组的构架 图中我们并没有获取到任何对Conroe处理器支持的消息，究其原因，是因为早先的i975X主板的VRM模块不符合Conroe处理器的要求，而采用全 新VRM 11模块的i975X主板便可以完美的支持Conroe处理器。所谓VRM，就是Voltage Regulator Module(电压调节模块)的缩写，它是Intel专门 针对其处理器产品所提出的主板供电电路设计标准。因此可以说，主板是否支持VRM 11模块，才是支持Conroe处理器与否的决定性因素。
3、全新的946芯片组。 采用全新Core构架的Conroe处理器拥有更强大的功耗管理功能，因此也需要主板相应的VRM模块 在低电压支持以及更精细的电压调节方面也要随之增强。Intel专为Conroe处理器所推出的全新946/965系列芯片组自诞生之日起就能够支持 Conroe处理器，就在于基于946/965系列芯片组的主板从一开始就采用了VRM 11模块，再结合i975X主板改造前后的例子，依据这个逻辑，未来 做出相应改动后的945和955系列主板应该也能够提供这方面的支持。