威刚科技日前推出达成超前DDR2两个世代的极致速度－双通道DDR2-1066的超高速内存模组－Vitesta DDR2-1066，目前的容量大小为256 MB，未来将持续导入更高容量的产品。此内存模组的架构由：单面、8颗32Mx8 (256Mbit)所组成。

　　Vitesta DDR2-1066内存模组的规格采用JEDEC DDR3-1066数据资料传输的标准规范，最大能达到8.0 GB/s资料传输带宽 (单通道模式)，而且研发人员发现，该款内存模组蕴藏了极大的潜力，能激发出远高于1066Mb/s的实力。

　　在相同工作频率的条件下，与2.5V的DDR相比较，DDR2因采用1.8V低电压技术，能有效减少约 50% 耗电。所以，这是一项环保导向的产品。同时为了实现极致速度，而特别挑选低寄生负载效应的FBGA (Fine-pitch Ball Grand Array，精细球栅阵列)封装，使内存模组极速传输无任何负担。

　　与DDR相比，DDR2凭藉以下四项关键技术，实现高速传输与低功率 (低耗电)的特性。

·四位预取
DDR2通过4倍的资料传输量，实现高速传输。同时也是DDR传输速率的2倍。在此四位预先技术的架构中，读跟写将以内部总线频率的4倍等效频率实现。这也是为何DDR2能达成内部总线的4倍传输速率的原因。

·内建中断电阻设计
DDR2内部预置：主板的阻抗匹配所需的消除电阻，能移除残留反射讯号的杂讯干扰，增进一清晰的逻辑准位，避免接收到错误资料。

·外部讯号校正技术
OCD是一组输入/输出的驱动电阻，被用以调整差动电压讯号的交叉点，以便平衡上升与下降讯号的波形；可大幅提升从内存模组到芯片组间的杂讯抵抗能力。

·后置CAS与AL技术
Posted CAS (Column Address Strobe)是为了提高DDR2的存取效率而设计。在Posted CAS中，CAS信号(读/写命令)能够被插到RAS (Row Address Strobe)信号后面的一个频率周期；这使得CAS命令可以在附加延迟 (Additive Latency)的后面(0, 1, 2, 3, 4) 个周期，仍然保持有效且可以被执行。这可简化控制电路的设计，避免总线上的冲突，并且提升效率，同时简化执行命令的顺序；更重要的是通过移除气泡的方式，增加实际内存模组的带宽。

产品规格

·240-pin (针)无缓冲双重内嵌式内存模组
·容量规格：256MB
·最大8.0 GB/s资料传输带宽
·适用于JEDEC (美国电子工程设计发展联合协会)标准1.85 +/- 0.1V供应电源
·32Mx8颗粒规格
·CAS Latency：5
·4 Bank
·外部讯号校正技术 (OCD)与内建中断电阻设计 (ODT)（完）

上一篇： 《认准“虎头标”，金泰克内存王者归来》
下一篇： 全球DRAM产量首次出现下滑！